System　VerilogによるLSI設計

ＳｙｓｔｅｍＶｅｒｉｌｏｇは、Ｖｅｒｉｌｏｇ　ＨＤＬを新たに大幅に機能強化したものであり、デザイン、テストベンチ、形式的検証、Ｃ言語ベースＡＰＩが大幅に機能拡張されている。これらの拡張機能は、設計者、検証エンジニア、アーキテクトに重要な新機能を提供し、異なるプロジェクトメンバ間でのチームワークと連携の改善を可能にする。ＳｙｓｔｅｍＶｅｒｉｌｏｇベースのＥＤＡツールを採用した開発チームでは、生産性が向上し、短期間で高品質な設計が可能になる。本書は、ＳｙｓｔｅｍＶｅｒｉｌｏｇと将来のハードウェア設計言語の学習を始めるための絶好の書籍である。