検証のためのSystemVerilogプログラミング

ハードウェア検証に欠かせないSystemVerilogのプログラミング技術を、膨大で複雑な仕様書を丁寧に紐解きながら解説します。 データタイプの基本的な使用法をはじめとして、並列処理、インターフェースやクラスの使用法などからUVM，ファンクショナルカバレッジといった実践的な応用例まで、ハードウェア検証の話題が幅広く網羅されています。 複雑な検証機能やわかりにくい仕様も、コードで手を動かしながらつまずくことなく学べるよう工夫されています。それだけでなく、パッケージの開発例やテストベンチの構築例など、実践的なコードも多数掲載されています。 SystemVerilogのより効率的な記述法や、厳密な検証方法を学びたい方におすすめの1冊です。 第1章　概要 第2章　データタイプ 第3章　プロセス 第4章　プロセス間通信機能 第5章　タスクとファンクション 第6章　インターフェース 第7章　クラス 第8章　ランダムスティミュラスの生成 第9章　UVM 第10章　ファンクショナルカバレッジ 第11章　パッケージの開発法 第12章　テストベンチ