SystemVerilog設計スタートアップ
VerilogからSystemVerilogへステ
Design wave advance
Design wave magazine
2008年5月31日
CQ出版
3,740円(税込)
科学・技術
システムLSIやASIC(application specific integrated circuit)、FPGA(field programmable gate array)といったディジタルLSIの設計に欠かせないハードウェア記述言語(HDL)の業界標準として、Verilog HDLが広く利用されている。このVerilog HDLをベースに、設計、検証、モデリングの各機能を強化した言語がSystemVerilog(IEEE 1800)である。具体的には、構文を改良して記述量を削減しやすくなった。また、アサーションや制約付きランダム・テスト生成といった大規模LSIの検証に必要な機能が追加された。本書では、SystemVerilogの構文やVerilog HDLとの違い、実際のサンプル記述、シミュレータを利用した設計・検証の手順などについて解説する。
本棚に登録&レビュー
登録しました。
close
ログイン
Readeeのメインアカウントで
ログインしてください
Readeeへの新規登録は
アプリからお願いします
- Webからの新規登録はできません。
- Facebook、Twitterでのログイ
ンは準備中で、現在ご利用できませ
ん。
シェア
X
LINE
リンク
楽天ブックスサイト
楽天ブックスアプリ
© Rakuten Group, Inc.
キーワードは1文字以上で検索してください
みんなのレビュー